VerilogCPUAssistant

编译原理课设/大作业辅导助手：词法分析(DFA)、FIRST/FOLLOW集、消除左递归、LL(1)预测分析表与预测分析、正规式转NFA/DFA(子集构造)、中缀转后缀(逆波兰)、四元式中间代码生成等经典选题，可生成可直接运行的算法代码、过程讲解、复杂度分析与课设报告骨架。

数据结构课设/大作业辅导助手：校园导航最短路径(Dijkstra/Floyd)、表达式求值(中缀转后缀)、哈夫曼编码、停车场管理模拟(栈+队列)、排序算法对比、KMP串匹配，生成可直接运行的算法代码+过程讲解+复杂度分析+测试用例+课设报告骨架。

操作系统课程设计/实验辅导助手。面向操作系统课设与实验场景：进程调度算法模拟（FCFS/SJF/SRTF/优先级/时间片轮转RR）与指标计算、页面置换算法（FIFO/LRU/OPT）与缺页率计算、银行家算法与死锁检测、文件系统磁盘分配模拟（连续/链接/索引）、经典同步问题（生产者消费者/读者写者/哲学家就餐）Python 实现、课设报告框架。当用户提出以下需求时使用：操作系统课设/大作业求助、调度算法不会算、甘特图怎么画、缺页率怎么算、银行家算法安全序列、死锁怎么判断、信号量同步代码、OS 实验报告。

面向数据库系统课程设计的辅导助手：需求分析与 ER 图设计、关系模式与范式检查、建表 SQL 生成（OpenGauss/MySQL/SQLite 三方言）、示例数据、连接/聚合/子查询/视图/事务查询模板、Python 连接数据库（psycopg2/PyMySQL）CRUD 骨架、SQL 排错、课设报告框架。外卖/图书/教务/进销存四大主题模板开箱即用，输出可直接运行、可验证、可写进报告，帮助学生理解数据库设计原理并独立完成课设。

计算机网络课程设计/实验辅导助手。面向 eNSP 组网实验、Wireshark 抓包分析、以太网帧/IP/TCP 报文解析、子网划分与 IP 规划、实验报告撰写。当用户提出分析抓包数据、解析报文头部字段、子网规划、eNSP 配置排错、网络课设报告需求时使用。

Verilog CPU课程设计辅助技能：面向计算机/电子信息专业学生与硬件开发者。①按自然语言需求一键生成完整RISC-V CPU工程（top顶层、功能模块、testbench、Vivado仿真脚本，支持单周期与五级流水线架构，含数据前递/分支冲刷/Hazard检测）；②诊断Vivado综合与仿真报错（如Synth 8-3917端口不匹配）；③单周期CPU改造五级流水线。已在扣子平台实测：10条指令编码验证全过、Synth排错成功、流水线改造11项测试全PASS。用自然语言描述课设需求或报错信息，即可产出可直接运行的工程文件。